



集成电路设计工程 2025秋

Lecture 12 版图设计4（进阶设计）

张奥扬
清华大学
2025年12月9日



4.1、修正DRC

◆ 修正DRC

- 修正DRC主要有两个方向；
- 1、根据DRC错误描述进行更改；
- 2、如果DRC错误描述不清晰，可以参考DRC Design Rule进行分析；

1、接下来简单举例；

2、如右图M7.DN.1,根据描述: M7.DN.1 { @ M7 local density must be ≥ 0.1 range over 75 um x 75 um step 37.5 um, 我们可以判定这是M7局部窗口密度不够, 所以在IP LEVEL是可以容忍的, 但密度过大是一定不允许的, 因为密度小可以在TOP LEVEL通过插Dummy解决, 而密度过大无论在哪个LEVEL都是要解决的;

The screenshot shows a DRC check tool interface. The top menu bar includes File, View, Highlight, Tools, Window, Setup, and Help. Below the menu is a toolbar with icons for file operations and a search bar. The main area displays a table of DRC checks for 'AM_LVDS_Stage_v2'. The table has two columns: 'Check / Cell' and 'Results'. The 'Results' column shows the number of failures for each check. The check 'Check M7.DN.1' is highlighted in blue, showing 1 failure. To the right of the table, a large text area displays the detailed description for the selected check: 'M7.DN.1 { @ M7 local density must be ≥ 0.1 range over 75 um x 75 um step 37.5 um'. Below this, the tool provides a detailed description of the check, including the calculation of the density and the error message.

Check / Cell	Results
Check PP.EX.2	4
Check PP.R.2	1
Check M2.DN.1	1
Check M3.DN.1	1
Check M5.S.2.1	2
Check M5.S.3	2
Check M5.DN.1	1
Check M6.DN.1	1
Check M7.DN.1	1
Check M8.DN.1	1
Check DRM.R.1	1
Check DENSITY_PRINT_FILES	0

M7.DN.1 { @ M7 local density must be ≥ 0.1 range over 75 um x 75 um step 37.5 um




```
M7_CHECK = M7* NOT M7DN1L_EXC
CHIP_CHECK = CHIP NOT M7DN1L_EXC
ERR_WIN = DENSITY M7_CHECK CHIP_CHECK < M7_DN_1L WINDOW M7_DN_1L_W STEP M7_DN_1L_S INSIDE OF LAYER CHIP* BACKUP
[ AREA(M7_CHECK)/AREA(CHIP_CHECK) ]
F = WITH WIDTH (ERR_WIN NOT M7DN1L_EXC) >= M7_DN_1L_E
DENSITY F M7_CHECK CHIP_CHECK < M7_DN_1L WINDOW M7_DN_1L_W STEP M7_DN_1L_S INSIDE OF LAYER CHIP* BACKUP PRINT M7.DN.1.density
[ !AREA(F)+AREA(M7_CHECK)/AREA(CHIP_CHECK) ]
```

4.1、修正DRC



◆ 修正DRC

3、如右图PP.R.2,根据描述: PP.R.2
{ @ Overlap of NP is not allowed,
可以判定这是PP层和NP层重合了,
所以将重合的部分改正即可;



4.1、修正DRC




◆ 修正DRC

Calibre - RVE v2023.4_17.10 : AM_LVDS_Stage_v2.drc.results		
File View Highlight Tools Window Setup Help		
Filter: Show All AM_LVDS_Stage_v2, 16 Results (in 11 of 15 Checks)		
Check / Cell	Results	
Check PP.EX.2	4	
Check PP.R.2	1	
Check M2.DN.1	1	
Check M3.DN.1	1	
Check M5.S.2.1	2	
Check M5.S.3	2	
Check M5.DN.1	1	
Check M6.DN.1	1	
Check M7.DN.1	1	
Check M8.DN.1	1	
Check DRM.R.1	1	
Check DENSITY_PRINT_FILES	0	

M5.S.2.1 { @ Space [at least one metal line width > 0.4 um and the parallel metal run length > 0.4 um] (union projection) >= 0.16
X = EXT M5.1 M5 < M5_S_2_1 OPPOSITE REGION MEASURE ALL
Y = X NOT M5
ENCLOSE RECTANGLE Y GRID M5_S_2_1_L*GRID
}

Calibre - RVE v2023.4_17.10 : AM_LVDS_Stage_v2.drc.results		
File View Highlight Tools Window Setup Help		
Filter: Show All AM_LVDS_Stage_v2, 16 Results (in 11 of 15 Checks)		
Check / Cell	Results	
Check PP.EX.2	4	
Check PP.R.2	1	
Check M2.DN.1	1	
Check M3.DN.1	1	
Check M5.S.2.1	2	
Check M5.S.3	2	
Check M5.DN.1	1	
Check M6.DN.1	1	
Check M7.DN.1	1	
Check M8.DN.1	1	
Check DRM.R.1	1	
Check DENSITY_PRINT_FILES	0	

M5.S.3 { @ Space [at least one metal line width > 1.5 um and the parallel metal run length > 1.5 um] (union projection) >= 0.5
X = EXT M5.2 M5.S.3 < M5_S_3 OPPOSITE REGION MEASURE ALL
Y = X NOT M5
ENCLOSE RECTANGLE Y GRID M5_S_3_L*GRID
}





4、如上图所示,根据描述: M5.S.2.1 { @ Space [at least one metal line width > 0.4 um and the parallel metal run length > 0.4 um] (union projection) >= 0.16以及M5.S.3 { @ Space [at least one metal line width > 1.5 um and the parallel metal run length > 1.5 um] (union projection) >= 0.5; 我们可以判定,是侧边的两个M5到中间M5的间距错误,由于M5金属本身很宽,间距大于0.16um已经不能满足了,得到间距大于0.5um才可以满足;

4.1、修正DRC



◆ 修正DRC

6、如右图PP.EX.2,根据描述: PP.EX.2
{ @ Extension on PW STRAP $\geq 0.02 \mu\text{m}$,
通过错误描述或者在版图中进行高亮
我们无法做出判断时, 可以运用DRC
Design Rule进行辅助;



4.1、修正DRC




◆ 修正DRC

TN65CLDR001_2.6_1.pdf

Q PP.EX.2

4.5.20 P+ Source/Drain Ion Implantation (PP) Layout Rules (Mask ID: 197)

Rule No.	Description	Label	Rule
PP.W.1	Width	A	≥ 0.18
PP.S.1	Space	B	≥ 0.18
PP.S.2	Space to N+ACTIVE (non-butt)	C	≥ 0.13
PP.S.3	Space to (N+ACTIVE OR NW STRAP) (butted)	D	$= 0.00$
PP.S.4	Space to NW STRAP (non-butt)	E	≥ 0.02
PP.S.5	{PP edge on OD} space to NMOS GATE	F	≥ 0.32
PP.S.6	Butted PW STRAP space to PO in the same OD [the butted N+ACTIVE extending $0 < J1 < 0.16 \mu\text{m}$]	G	≥ 0.32
PP.S.7	Space to N-type unsilicided OD/PO	H	≥ 0.20
PP.EN.1	{NP OR PP} enclosure of PO (except DPO)	I	≥ 0.15
PP.EX.1	Extension on P+ACTIVE	J	≥ 0.16
PP.EX.2	Extension on PW STRAP	K	≥ 0.02
PP.EX.3	Extension on P-type unsilicided OD/PO	L	≥ 0.20
PP.EX.4	{PP edge on OD} extension on PMOS GATE	M	≥ 0.32
PP.O.1	Overlap of OD	N	≥ 0.13
PP.A.1	Area	O	≥ 0.122
PP.A.2	Enclosed area	P	≥ 0.122
PP.A.3	Area of butted PW STRAP	Q	≥ 0.04
PP.R.1	PP must fully cover {PMOS GATE SIZING $0.16 \mu\text{m}$ }	R	≥ 0.16
PP.R.2	Overlap of NP is not allowed	V	
PP.R.3	OD must be fully covered by {NP OR PP} (except DOD)	V	
PP.R.4	PO must be fully covered by {NP OR PP} (except DPO)	V	



5、如图在DRC Design Rule中搜索PP.EX.2，发现PP.EX.2错误在图片描述的位置是Label K所示的位置，我们找到Label K，发现是PP到OD的包裹不够，这样有助于我们理解；




4.2、修正LVS

◆ 修正LVS

- 修正LVS主要有两个方向；
- 1、根据LVS错误描述进行更改；
- 2、采用自下而上的方式进行LVS检查，一定不要一开始就从Top层进行LVS检查，要保证模块先过LVS，再去跑Top层的LVS；

1、接下来简单举例；

2、如右图，我们明显可以看到VDD25和VSS25短路了，这时就要重点去找短路的位置，可以通过Connectivity---Nets---Mark等方式去查找短路的位置；



4.2、修正LVS



◆ Incorrect Nets错误，双击可高亮Net 2和Net 5（右键---HighLight也可），会将LVS错误报在版图里；

The screenshot displays the Calibre RVE v2023.4.17.10 interface for the project 'svdb AM_LVDS_Stage_v2'. The 'Extraction Results' pane on the left shows a tree view with 'Incorrect Nets' expanded, highlighting 'Discrepancy #2'. The main pane shows a table of extraction results:

Layout Cell / Type	Source Cell	Count	Nets	Instances	Ports
AM_LVDS_Stage_v2	AM_LVDS_Stage_v2	3	8L, 8S	11L, 11S	6L, 7S (-1)
Discrepancies		3			
Property Errors		1			
Incorrect Nets		2			
Discrepancy #1				24L, 24S	
Discrepancy #2				4L, 4S	

Below the table, the details for 'Discrepancy #2 in AM_LVDS_Stage_v2' are shown:


```
Cell AM_LVDS_Stage_v2 (Incorrect Nets #2)
LAYOUT_NAME SOURCE_NAME
Discrepancy #2 in AM_LVDS_Stage_v2
Net 2 net56
5
--- 4 Connections On This Net --- --- 4 Connections On This Net ---
```

The bottom section shows the 'Layout Netlist AM_LVDS_Stage_v2.sp' and 'Source Netlist AM_LVDS_Stage_v2.src.net'. The layout netlist includes components like 'M7_M6_CDNS_7651879834233' and 'ICV_10'. The source netlist includes components like 'pmos_rf_lv1_5t' and 'pmos_rf_lv1_mv1_5t'. A message at the bottom right states 'Calibre Run Completed Successfully -- Results are Valid'.

4.2、修正LVS



◆ 高亮后可以发现，在版图里面是哪一根线；



4.2、修正LVS



◆ 双击可高亮Net 56 (右键---HighLight也可) , 会将LVS错误报在电路里;

The screenshot displays the Calibre RVE v2023.4.17.10 interface for the project 'svdb AM_LVDS_Stage_v2'. The 'Extraction Results' pane shows a table of discrepancies:

Layout Cell / Type /	Source Cell	Count	Nets	Instances	Ports
AM_LVDS_Stage_v2	AM_LVDS_Stage_v2	3	8L, 8S	11L, 11S	6L, 7S (-1)
Discrepancies		3			
Property Errors		1			
Incorrect Nets		2			
Discrepancy #1				24L, 24S	
Discrepancy #2				4L, 4S	


The 'Cell AM_LVDS_Stage_v2 (Incorrect Nets #2)' pane shows details for 'Discrepancy #2 in AM_LVDS_Stage_v2', highlighting 'Net 56' with 4 connections. A red arrow points from the text '双击可高亮Net 56' to this entry.

The bottom section shows the 'Layout Netlist AM_LVDS_Stage_v2.sp' and 'Source Netlist AM_LVDS_Stage_v2.src.net' panes, displaying circuit diagrams and netlists. The layout netlist includes components like 'M7_M6_CDNS_7651879834233' and 'ICV_10'. The source netlist includes components like 'pmos_rf_lv1_5t' and 'pmos_rf_lv1_nw_5t'. A status message at the bottom right indicates 'Calibre Run Completed Successfully -- Results are Valid'.

4.2、修正LVS



◆ 高亮后可以发现，在电路里面是哪一根线；



4.2、修正LVS



◆ 也可通过LVS节点错误描述判断LVS错误;

Calibre - RVE v2023.4.17.10 : svdb AM_LVDS_Stage_v2

File View Highlight Tools Window Setup Help

Navigator

Results

- Extraction Results
- Layout Shorts
- Comparison Results

ERC

- ERC Results
- ERC Summary

Reports

- Extraction Report
- LVS Report

Rules

- Rules File

View

- Info
- Finder
- Schematics

Layout Cell / Type /	Source Cell	Count	Nets	Instances	Ports
AM_LVDS_Stage_v2	AM_LVDS_Stage_v2	3	8L, 8S	11L, 11S	6L, 7S (-1)
Discrepancies		3			
Property Errors		1			
Incorrect Nets		2			
Discrepancy #1				24L, 24S	
Discrepancy #2				4L, 4S	

Cell AM_LVDS_Stage_v2 (Incorrect Nets #2)

LAYOUT_NAME	SOURCE_NAME
Discrepancy #2 in AM_LVDS_Stage_v2	

Net 2

5

--- 4 Connections On This Net ---

net56

--- 4 Connections On This Net ---

Layout Netlist AM_LVDS_Stage_v2.sp

Source Netlist AM_LVDS_Stage_v2.src.net


Calibre Run Completed Successfully -- Results are Valid

Calibre WARNING: Short circuit(s) detected by extraction in this cell. See extraction log.


4.2、修正LVS



◆ 使用hcells进行LVS检查;



```
nc_65]$ ll hcells
engineer 102 Dec  8 18:28 hcells
nc_65]$
```



1.版图名字;

2.电路名字;

1、Hcell是一种用于简化集成电路设计验证的工具，特别是在CalibreLVS中，通过层次化管理提高性能和缩短验证时间。

Hcell (Hierarchically Corresponding Cell)是指在集成电路设计中，用于表示版图和电路模块之间——对应关系的单元。它主要用于LVS检查，以确保设计的层次结构和功能的一致性。



4.3、模拟电路和数字电路版图

◆ 模拟电路和数字电路版图的侧重点；

● 模拟电路侧重；

- (1) 电路性能高、版图匹配度好，面积不优先考虑等；
- (2) 不能用EDA软件全自动实现，全部需要手动处理；

● 数字电路侧重；

- (1) 面积小，速度快，面积优先级高等；
- (2) 能用EDA软件自动布局布线生成版图；
- (3) 部分数字版图也可手动绘制；

◆ 本节我们主要介绍模拟版图中需要注意的一些事项；



4.4、器件匹配

◆ 失配的原因

- 随机的失配来自于尺寸、掺杂、氧化层厚度及其它影响器件值参数的微观波动。尽管这些统计波动不能被完全消除，但是通过合理选择器件值和尺寸能够将这些影响减到最小。系统失配源于工艺偏差、接触电阻、电流的不均匀流动、扩散相互影响、机械应力、温度梯度及许多其他原因。设计匹配器件的一个主要目的就是使它们对引起系统偏差的各种原因不敏感。
- 在集成电路中，集成元件的绝对精度相对较低。由于芯片面积很小，其经历的加工条件又几乎相同，故同一芯片上的集成元件的匹配精度可以影响模拟集成电路的精度和性能。



◆ 产生失配的一些物理效应

- 当工艺制程进入深亚微米之后，一些二级效应对器件性能的影响变得越来越突出。其中一些物理效应与layout强相关的有WPE、OSE、LOD、PSE等，版图设计时应该需要进行细致考虑。

4.5、器件匹配

◆ WPE (Well Proximity Effect)

- 集成电路制造过程中，在对阱作离子注入时，注入的离子与阱区周围的光刻胶发生溅射而富集在阱的边缘，因而在水平方向呈现掺杂浓度的非均匀性。这会导致阱区中的MOS管的阈值或其它电学特性会随着晶体管与阱边缘的距离而发生变化，这一特性就称为Well Proximity Effect。




- 解决办法：需要进行匹配的器件适当增加阱边缘到器件沟道的距离。


4.5、器件匹配

◆ LOD (Length of Diffusion Effect)

- 深亚微米工艺中会用到浅槽隔离 (STI) 技术, STI会对管子的沟道产生应力作用, 且沟道与STI的不同间距也会产生不一样的效果, 从而影响MOS管的阈值电压和饱和电流, 导致不同长度的有源区器件在电气特性上存在差异以及影响器件的整体性能。



①加大AA到PO间距



②加dummy器件

- 解决办法: 加大边缘AA到PO的距离, 或者在两端多加Dummy器件


4.5、器件匹配




◆ OSE (OD Space Effect)

- OSE效应是由于STI的存在导致不同器件之间的应力差异，从而影响器件的电气参数，尤其是在MOS管中。不同的OD Space会对沟道产生不同的影响。

① Stdcell固定
OD Space;



② 自定义
OD Space;





- 解决办法：一般工艺厂会给出对器件性能影响不是很大的OD Space值，在模拟电路中可适当加大OD Space距离。

4.5、器件匹配



◆ PSE (Poly Space Effect)

- PSE效应主要是由于在光刻、离子注入和刻蚀等工艺过程中，器件周围的环境不一致所造成的。不同的Poly间距会影响器件的性能。



- 解决办法：可以在器件PO两边加浮空的Dummy PO；在T65中Dummy可以换成MOS器件；



4.5、器件匹配

◆ 如何匹配

- (1) 需要匹配的器件尽量彼此挨近；
 - 1、因为芯片不同的地方工作环境不同；
- (2) 需要匹配的器件方向应相同；
 - 1、因为工艺刻蚀的各向异性；
- (3) 选择单位器件做匹配；
 - 1、如电阻（电容），选一个中间值作为单位电阻（电容），串并得到其它电阻（电容）；
 - 2、单位电阻、电容彼此靠近，方向相同放置，相对匹配精度较好；
- (4) 叉指型结构匹配；
- (5) 虚拟器件；
 - 1、使器件的中间部位与边缘部位所处环境相同；
 - 2、刻蚀时不会使器件自身不同部位不匹配；



4.5、器件匹配


◆ 如何匹配

- (6) 保证对称性;
 - 1、轴对称的布局、四角交叉布局;
 - 2、缓解热梯度效应和工艺梯度效应的影响;
 - 3、连线时也要注意对称性（同一层金属、同样多的通孔、同样长的金属线）;
 - 4、器件之间、模块之间，尽量让所有东西布局对称;
- (7) 信号线匹配
 - 1、差分信号线，彼此靠近，长度相同;
 - 2、保证寄生效应相同，延迟时间常数相同，信号上升下降时间相同;
- (8) 器件尺寸的选择
 - 1、选择合适的器件尺寸，避免使用最大或最小尺寸;


4.5、器件匹配

◆ Half 对称匹配;

- Half-Half匹配是最基础最简单的匹配方式，关于X轴或者Y轴对称即可；例如：
- 1、匹配要求不是很高的模拟模块，如D2S模块；
- 2、射频模块为了减少走线寄生也需要用Half-Half匹配，此时需要注意两个Half的完全一致性；



①模拟模块;




②射频模块;

4.5、器件匹配



◆ 共圆心匹配

- 共圆心匹配一般针对于BJT器件， $Q_0: Q_1=1:8$ ，布局如下，外围再放一圈dummy器件；








4.5、器件匹配

◆ 针对MOS管的匹配;

- 如差分对管, 一维共质心版图, 下列版图仅为示意版图, 未连线和加入Dummy MOS;



①MOS阵列匹配;

②MOS双管匹配;

③ABAB/AABBAABB质心未完全对准, 匹配精度小于质心完全对准的共质心版图;



4.5、器件匹配



◆ 针对MOS管的匹配;

- 如差分对管, **二维**共质心版图, 下列版图仅为示意版图, 未连线和加入Dummy MOS;



①MOS阵列匹配;

②MOS双管匹配;



4.5、器件匹配




□ MOS匹配的规则如下：

- ◆ **一致性：**匹配器件的质心位置至少应该近似一致。理想情况下，质心应该完全重合。
- ◆ **对称性：**阵列应该同时相对于X轴和Y轴对称。理想情况下，应该是阵列中各单元位置的相互对称，而不是单元自身具有对称性。
- ◆ **分散性：**阵列应具有最大程度的分散性。换句话说，每个器件的各个组成部分应尽可能均匀地分布在阵列中。
- ◆ **紧凑性：**阵列排布应尽可能紧凑。理想情况下，应接近于正方形。


4.5、器件匹配




- ◆ 针对电阻的匹配；④ABAB/AABBAABB质心未完全对准，匹配精度小于质心完全对准的共质心版图；
- 电阻匹配需要加Dummy电阻，一维和二维共质心可参考MOS管版图匹配规则，①、③版图仅为示意版图，未连线和加入Dummy电阻；②版图为加入Dummy电阻示例；



①一维共质心电阻匹配，总计5种；



②加入Dummy电阻；




③二维共质心电阻匹配；

4.5、器件匹配



◆ 针对电容的匹配;

- 电容匹配需要加Dummy电容，一维和二维共质心可参考MOS管和电阻版图匹配规则，本页不做赘述，只提供一种版图举例，例如电容数量A：B=2：1可采用下列方式匹配;






4.5、器件匹配

□ 金属走线Metal匹配的规则如下：

- ◆ **等长**：与匹配器件相连的金属走线要保证等长；
- ◆ **等宽**：与匹配器件相连的金属走线要保证等宽；
- ◆ **对称**：与匹配器件相连的金属走线要保证对称；
- ◆ 不排除因为器件匹配导致金属走线不等长、不等宽、不对称的情况，二者之间需要去衡量，尽量二者全部满足，但器件的匹配优先于金属走线的匹配。

1、另外右图所示，左边器件M1走线的匹配性要优于右边器件，在处理一些重要器件和走线时，要优先于时钟树的走线方式；





4.6、减小寄生电容、电阻

◆ 减小寄生电容的方法;

- (1) 敏感信号线尽量短;
- (2) 选择高层金属走线;
- (3) 敏感信号彼此远离;
- (4) 不长距离并行走线;
- (5) 电路模块正上方尽量不要走线;

◆ 减小寄生电阻的方法;

- (1) 加大金属线宽;
- (2) 减小金属长度;
- (3) 金属叠层并联走线;
- (4) 选择高层金属走线;
- (5) 金属换层连接处多打通孔;



4.7、噪声

◆ 噪声；

- (1) 噪声在集成电路中是一个很大的问题，特别是当你的电路是一个非常敏感的电路，而它又位于一个进行着各种计算、控制逻辑和频繁切换的电路旁的时候，就需要特别注意我们的版图；
- (2) 由于模拟电路和数字电路是在非常不同的噪声电平上工作，故混合信号电路的噪声问题最多；

◆ 减小噪声的方法；


- (1) 把数字部分与模拟部分尽量远离；
- (2) 多加Guardring保护环，如Psub-Nwell-Psub，把噪声锁在环内，并且Guardring足够宽且通孔数量应足够多；
- (3) 屏蔽层、屏蔽线；
 - 1、对关键信号和噪声严重的信号线进行屏蔽；
 - 2、接地的屏蔽线把噪声吸收到地上；
- (4) 电源线和地之间加大的bypasscap电容；
- (5) 使用DNW器件是噪声隔离最有效的方法；
- (6) 将噪声模块与其他模块远离；

4.8、shielding


◆ shielding

- shielding是将重要的走线，如clock线、差分线、静态电流线等进行屏蔽的，防止外界干扰对它的影响，也防止这些线会对其他信号线产生影响。


2、在信号线正上方和正下方放置接地的shielding;



1、在差分线两边加接VSS的shielding;



3、射频线正下方放置接地的金属走线网络的shielding ;



4.9、Floorplan




□ FloorPlan:

- 1、floorplan需要遵循自上而下的设计，从顶层开始一步一步往下floorplan;
- 2、对各模块进行floorplan，面积评估，确定端口位置;
- 3、考虑pad的位置影响来决定模块的摆放及其输入输出方向；
- 4、考虑各模块之间的连接关系确定整个布局；
- 5、考虑电源、地走线，电压域的划分；
- 6、考虑时钟树信号的走线、有对称要求的差分信号走线、有隔离要求的信号走线等；
- 7、要留出足够的走线通道；
- 8、将各模块放置到top层里，根据电路信号流进行调整；
- 9、在版图推进的过程中，要不断对floorplan进行思考，以便及时做出调整；

◆ clk tree

- 在理想的同步电路中，我们认为同时钟域中的所有寄存器的时钟边沿应该同时到达。但是在实际的电路中，这是不可能实现的，因此就需要对时钟域中的时钟信号进行管理，也就是采用时钟树了，时钟树可以保证时钟域中的寄存器的时钟边沿偏差最小，从而保证良好的时序特性。


1、下图展示的是在芯片top层实现的时钟树电路结构；



4.10、clk tree



◆ clk tree




1、左图展示的是在芯片top层实现的时钟树版图结构，我们可以看到时钟到达每个模块A的路径几乎是完全相同的，并且在时钟路径的两边都加个接地的shilding以及在时钟路径行上加了数字buffer，以提高时钟的驱动能力，在一定程度上，时钟树的结构也会影响到芯片版图的整体布局；

4.10、clk tree



◆ clk tree




1、同理在模块内部，对数字时钟要求比较高的电路，我们同样也需要对其版图做时钟树的处理；

4.11、AM LVDS Stage




◆ AM LVDS Stage电路



4.11、AM LVDS Stage





◆ AM LVDS Stage版图，整体上我们可以看到版图左右是极具对称性的；



4.11、AM LVDS Stage





◆ AM LVDS Stage局部放大电阻的匹配是按照Half-Half匹配的，并加了DUMMY 电阻；



4.11、AM LVDS Stage




◆ AM LVDS Stage局部放大电阻的匹配是按照Half-Half匹配的，并加了DUMMY 电阻；



4.11、AM LVDS Stage





- ◆ AM LVDS Stage局部放大，MOS管的匹配是按照AABBAABB...AABB排列的，并且在两边都加了MOS DUMMY;



4.11、AM LVDS Stage



- ◆ AM LVDS Stage局部放大，MOS管M5是放在MOS管M0中间的，并且在两边都加了DUMMY MOS管 M6，以及充当电容的MOS管 M3，左右对称；



4.11、AM LVDS Stage



◆ AM LVDS Stage后仿电阻、电容分析；首先Show RVE进入如下界面；

Calibre - RVE v2023.4.17.10 : svdb AM_LVDS_Stage_v2

File View Highlight Tools Window Setup Help

Search

Navigator

Results

- Extraction Results
- Comparison Results
- Parasitics

Reports

- Extraction Report
- LVS Report
- Separate Properties

Rules

- Rules File

View

- Info
- Finder
- Schematics
- Layout
- Source

Setup

- Options

Find Nets: Type in nets to search for

Coupling to: ☒ All Nets ☐ Specified Nets Type in specific nets for coupling

No.	Layout Net	Source Net	R Count	P2P R Count	C Total (F)	CC Total (F)	C+CC Total (F)
1	VSS25	VSS25	3901	0	2.49512E-14	5.63135E-14	8.13168E-14
2	2	NET56	1307	0	1.89631E-15	4.94241E-14	5.11203E-14
3	OUT_NEG	OUT_NEG	287	0	1.17165E-15	9.67436E-15	1.08460E-14
4	OUT_POS	OUT_POS	287	0	1.14499E-15	9.70172E-15	1.08467E-14
5	CML_bias	CML_BIAS	1224	0	1.21246E-14	6.21761E-14	7.43007E-14
6	IN_POS	IN_POS	317	1	3.90389E-15	1.15293E-14	5.4332E-14
7	IN_NEG	IN_NEG	317	0	3.89870E-15	1.15376E-14	1.15363E-14
8	8		5	0	1.26556E-16	1.35322E-16	2.6179E-16
9	9		5	0	1.26556E-16	1.36612E-16	2.6517E-16

Find Nets: Type in nets to search for

Coupling to: ☒ All Nets ☐ Specified Nets Type in specific nets for coupling

Layout Net: IN_POS

Source Net: IN_POS

PT-to-PT Res: 1

From: Layout Coordinate metal9 22.565 0.0

To: Coordinate metal6 23.695 8.715

Calculate

Delete All

No.	From	To	R
1	Coord 22.565 0.0 metal9	Coord 24.695 8.715 metal6	0.568142

Layout Netlist AM_LVDS_Stage_v2.sp

Source Netlist AM_LVDS_Stage_v2.src.net

Extraction Report: AM_LVDS_Stage_v2.lvs.report.txt

1.R Count是电阻的分段数量，如果想查看电阻值的大小，我们需要点对点的测量，在下一页我们进行介绍；

2.这里是版图走线的C、CC以及C+CC的Total值；


3.这里可以查看Count的C和CC的值，可以对相关的Count进行高亮，从而方便对版图进行迭代；

4.11、AM LVDS Stage



◆ AM LVDS Stage后仿电阻分析；Pt-to-Pt RES；


- 1.双击你要查看电阻的信号；
- 2.选中Pt-to-Pt RES；
- 3.选中Layout；
- 4.设置你要查看电阻的信号线的起始位置和结束位置的金属层，如：
Coordinate: metal9
Coordinate: metal6
- 5.点击 ，出现下图后，到版图里点击你的起始位置和结束位置，点击两次，点击的位置要对应你在步骤4中所设置的金属层；



No.	Layout Net	Source Net	R Count	P2P Count	C Total (F)	CC Total (F)	C+CC Total (F)
1	VSS25	VSS25	3901	0	2.49512E-14	5.63655E-14	8.13168E-14
2	2	NET56	307	0	1.89631E-15	4.94240E-14	5.11203E-14
3	OUT_NEG	OUT_NEG	287	0	1.17165E-15	9.67436E-15	1.08460E-14
4	OUT_POS	OUT_POS	287	0	1.14499E-15	9.70172E-15	1.08467E-14
5	CML_bias	CML_BIAS	1224	0	1.21246E-14	6.21761E-14	7.43007E-14
6	IN_POS	IN_POS	317	1	3.90389E-15	1.15293E-14	1.54332E-14
7	IN_NEG	IN_NEG	317	0	3.89870E-15	1.15376E-14	1.54363E-14
8	8		5	0	1.26556E-16	1.35322E-16	2.61879E-16
9	9		5	0	1.26556E-16	1.36612E-16	2.65169E-16

Type	Count	Total	Source
metal9	2		
poly	65		
polyCont	30		
VIA1	29		
VIA2	12		
VIA3	12		
VIA4	12		
VIA5	10		
VIA6	9		
VIA7	2		
VIA8	2		
Pt-to-Pt Res.	1		
C	49	3.90389E-15	
CC	386	1.15293E-14	
2	117	4.50135E-15	NET56
IN_NEG	50	4.38993E-16	IN_NEG
OUT_NEG	119	4.82950E-15	OUT_NEG
OUT_POS	37	6.25060E-16	OUT_POS
VSS25	63	1.13438E-15	VSS25

No.	From	To	R
1	Coord 22.565 0.0 metal9	Coord 24.695 8.715 metal6	0.568142



4.11、AM LVDS Stage



◆ AM LVDS Stage后仿电阻分析；Pt-to-Pt RES；

6.步骤5点击两次完成后，会出现如下界面，点击OK；

Applications

Places

Select P2P Locations

Calibre - RVE v2023.4_17.10 : svdb AM_LVDS_Stage_v2

zh Mon 16:07

File View Highlight Tools Window Setup Help

Search

Navigator

AM_LVDS_Stage_v2 x

Results

Extraction Results

Comparison Results

Parasitics

Reports

Extraction Report

LVS Report

Separate Properties

Rules

Rules File

View

Info

Finder

Schematics

Layout

Source

Setup

Options

No. Layout Net Source Net R Count P2P R Count C Total (F) CC Total (F) C+CC Total (F)

1 VSS25 VSS25 3901 0 2.49512E-14 5.63655E-14 8.13168E-14

2 2 NET56 1307 0 1.89631E-15 4.94240E-14 5.11203E-14

3 OUT_NEG OUT_NEG 287 0 1.17165E-15 9.67436E-15 1.08460E-14

4 OUT_POS OUT_POS 287 0 1.14499E-15 9.70172E-15 1.08467E-14

5 CML_bias CML_BIAS 1224 0 1.21246E-14 6.21761E-14 7.43007E-14

6 IN_POS IN_POS 317 1 3.90389E-15 1.15293E-14 1.54332E-14

7 IN_NEG IN_NEG 317 0 3.89870E-15 1.15376E-14 1.54363E-14

8 8 5 0 1.26556E-16 1.35322E-16 2.61879E-16

9 9 5 0 1.26556E-16 1.36612E-16 2.65169E-16

Find Nets: Type in nets to search for

Coupling to: All Nets Specified Nets Type in specific nets for coupling

IN_POS x

Type Count Total Source

metal9 2

poly 65

polyCont 30

VIA1 29

VIA2 12

VIA3 12

VIA4 12

VIA5 10

VIA6 9

VIA7 2

VIA8 2

Pt-to-Pt Res. 1

C 49 3.90389E-15

CC 386 1.15293E-14

2 117 4.50135E-15 NET56

IN_NEG 50 4.38993E-16 IN_NEG

OUT_NEG 119 4.82950E-15 OUT_NEG

OUT_POS 37 6.25060E-16 OUT_POS

VSS25 63 1.13438E-15 VSS25

Layout Net: IN_POS Source Net: IN_POS

From: Layout Coordinate metal9 22.565 0.0

To: Coordinate metal6 23.695 8.715

Calculate

Delete All

No. From To R

1 Coord 22.565 0.0 metal9 Coord 24.695 8.715 metal6 0.568142

Layout Netlist AM_LVDS_Stage_v2.sp

AM_LVDS_Stage_v2

Source Netlist AM_LVDS_Stage_v2.src.net

AM_LVDS_Stage_v2

Extraction Report: AM_LVDS_Stage_v2.lvs.report.txt

P2P calculation

?

Input coordinate (22.775, 0.05) is closest to resistor end-point at (22.565, 0.05) on layer metal9 on net IN_POS. Proceed with closest coordinate?

Don't show this dialog again

OK

Cancel



7.查看点到点的电阻值；

8.另外，设置你要查看电阻线的起始位置和结束位置的坐标，然后点击Calculate，同样可以得到电阻值，但坐标所处的金属层要对应你在步骤4中所设置的金属层；

4.12、Chip PAD和SealRing版图



◆ Chip PAD以及SealRing版图;





4.13、插Dummy



◆ 脚本插Dummy

- 在芯片制造过程中，Dummy结构可以防止由于曝光过度或不足而导致的蚀刻失败。例如，在Tapeout时会检查芯片的密度，插入Dummy metal、Dummy poly、Dummy OD等；





1、重要模块手动处理，保证其对称性；

2、一般模块用脚本自动生成，提高效率；

4.15、导出GDS

◆ File→Export→Stream





- 1.导出GDS 路径;
- 2.导出Library name;
- 3.Top Cell name;
- 4.View name;
- 5.Attach的工艺库;
- 6.Layer map文件;
- 7.Translate;

4.14、导入GDS(重新导入Double Check)



◆ File→Import→Stream



- 1.导入 GDS 路径;
- 2.导入Library name;
- 3.Top Cell name;
- 4.View name;
- 5.Attach的工艺库;
- 6.Layer map文件;
- 7.Translate;



谢谢大家！